Skip to content

Commit 7f294a6

Browse files
asellaminxpasellaminxp
committed
dts: nxp: imx95: move pinmux definition in SoC variant
Move definition of pinmux for i.MX 95 as, i.MX 95 19x19 and i.MX 95 15x15 have different pinmux definitions. Signed-off-by: Aziz Sellami <[email protected]>
1 parent f2c37c4 commit 7f294a6

File tree

4 files changed

+160
-151
lines changed

4 files changed

+160
-151
lines changed

‎boards/nxp/imx95_evk/imx95_evk_mimx9596_a55.dts‎

Lines changed: 1 addition & 1 deletion
Original file line numberDiff line numberDiff line change
@@ -6,7 +6,7 @@
66

77
/dts-v1/;
88

9-
#include <nxp/nxp_mimx95_a55.dtsi>
9+
#include <nxp/nxp_mimx95_19x19_a55.dtsi>
1010
#include "imx95_evk-pinctrl.dtsi"
1111

1212
/ {

‎boards/nxp/imx95_evk/imx95_evk_mimx9596_a55_smp.dts‎

Lines changed: 1 addition & 1 deletion
Original file line numberDiff line numberDiff line change
@@ -6,7 +6,7 @@
66

77
/dts-v1/;
88

9-
#include <nxp/nxp_mimx95_a55.dtsi>
9+
#include <nxp/nxp_mimx95_19x19_a55.dtsi>
1010
#include "imx95_evk-pinctrl.dtsi"
1111

1212
/ {

‎dts/arm64/nxp/nxp_mimx95_19x19_a55.dtsi‎

Lines changed: 156 additions & 0 deletions
Original file line numberDiff line numberDiff line change
@@ -0,0 +1,156 @@
1+
/*
2+
* Copyright 2025 NXP
3+
*
4+
* SPDX-License-Identifier: Apache-2.0
5+
*/
6+
7+
#include <arm64/nxp/nxp_mimx95_a55.dtsi>
8+
9+
/*
10+
* GPIO pinmux options. These options define the pinmux settings
11+
* for GPIO ports on the package, so that the GPIO driver can
12+
* select GPIO mux options during GPIO configuration.
13+
*/
14+
15+
&gpio1{
16+
pinmux = <&iomuxc_i2c1_scl_gpio_io_bit_gpio1_io_bit0>,
17+
<&iomuxc_i2c1_sda_gpio_io_bit_gpio1_io_bit1>,
18+
<&iomuxc_i2c2_scl_gpio_io_bit_gpio1_io_bit2>,
19+
<&iomuxc_i2c2_sda_gpio_io_bit_gpio1_io_bit3>,
20+
<&iomuxc_uart1_rxd_gpio_io_bit_gpio1_io_bit4>,
21+
<&iomuxc_uart1_txd_gpio_io_bit_gpio1_io_bit5>,
22+
<&iomuxc_uart2_rxd_gpio_io_bit_gpio1_io_bit6>,
23+
<&iomuxc_uart2_txd_gpio_io_bit_gpio1_io_bit7>,
24+
<&iomuxc_pdm_clk_gpio_io_bit_gpio1_io_bit8>,
25+
<&iomuxc_pdm_bit_stream0_gpio_io_bit_gpio1_io_bit9>,
26+
<&iomuxc_pdm_bit_stream1_gpio_io_bit_gpio1_io_bit10>,
27+
<&iomuxc_sai1_txfs_gpio_io_bit_gpio1_io_bit11>,
28+
<&iomuxc_sai1_txc_gpio_io_bit_gpio1_io_bit12>,
29+
<&iomuxc_sai1_txd0_gpio_io_bit_gpio1_io_bit13>,
30+
<&iomuxc_sai1_rxd0_gpio_io_bit_gpio1_io_bit14>,
31+
<&iomuxc_wdog_any_gpio_io_bit_gpio1_io_bit15>;
32+
};
33+
34+
&gpio2{
35+
pinmux = <&iomuxc_gpio_io00_gpio_io_bit_gpio2_io_bit0>,
36+
<&iomuxc_gpio_io01_gpio_io_bit_gpio2_io_bit1>,
37+
<&iomuxc_gpio_io02_gpio_io_bit_gpio2_io_bit2>,
38+
<&iomuxc_gpio_io03_gpio_io_bit_gpio2_io_bit3>,
39+
<&iomuxc_gpio_io04_gpio_io_bit_gpio2_io_bit4>,
40+
<&iomuxc_gpio_io05_gpio_io_bit_gpio2_io_bit5>,
41+
<&iomuxc_gpio_io06_gpio_io_bit_gpio2_io_bit6>,
42+
<&iomuxc_gpio_io07_gpio_io_bit_gpio2_io_bit7>,
43+
<&iomuxc_gpio_io08_gpio_io_bit_gpio2_io_bit8>,
44+
<&iomuxc_gpio_io09_gpio_io_bit_gpio2_io_bit9>,
45+
<&iomuxc_gpio_io10_gpio_io_bit_gpio2_io_bit10>,
46+
<&iomuxc_gpio_io11_gpio_io_bit_gpio2_io_bit11>,
47+
<&iomuxc_gpio_io12_gpio_io_bit_gpio2_io_bit12>,
48+
<&iomuxc_gpio_io13_gpio_io_bit_gpio2_io_bit13>,
49+
<&iomuxc_gpio_io14_gpio_io_bit_gpio2_io_bit14>,
50+
<&iomuxc_gpio_io15_gpio_io_bit_gpio2_io_bit15>,
51+
<&iomuxc_gpio_io16_gpio_io_bit_gpio2_io_bit16>,
52+
<&iomuxc_gpio_io17_gpio_io_bit_gpio2_io_bit17>,
53+
<&iomuxc_gpio_io18_gpio_io_bit_gpio2_io_bit18>,
54+
<&iomuxc_gpio_io19_gpio_io_bit_gpio2_io_bit19>,
55+
<&iomuxc_gpio_io20_gpio_io_bit_gpio2_io_bit20>,
56+
<&iomuxc_gpio_io21_gpio_io_bit_gpio2_io_bit21>,
57+
<&iomuxc_gpio_io22_gpio_io_bit_gpio2_io_bit22>,
58+
<&iomuxc_gpio_io23_gpio_io_bit_gpio2_io_bit23>,
59+
<&iomuxc_gpio_io24_gpio_io_bit_gpio2_io_bit24>,
60+
<&iomuxc_gpio_io25_gpio_io_bit_gpio2_io_bit25>,
61+
<&iomuxc_gpio_io26_gpio_io_bit_gpio2_io_bit26>,
62+
<&iomuxc_gpio_io27_gpio_io_bit_gpio2_io_bit27>,
63+
<&iomuxc_gpio_io28_gpio_io_bit_gpio2_io_bit28>,
64+
<&iomuxc_gpio_io29_gpio_io_bit_gpio2_io_bit29>,
65+
<&iomuxc_gpio_io30_gpio_io_bit_gpio2_io_bit30>,
66+
<&iomuxc_gpio_io31_gpio_io_bit_gpio2_io_bit31>;
67+
};
68+
69+
&gpio3{
70+
pinmux = <&iomuxc_sd2_cd_b_gpio_io_bit_gpio3_io_bit0>,
71+
<&iomuxc_sd2_clk_gpio_io_bit_gpio3_io_bit1>,
72+
<&iomuxc_sd2_cmd_gpio_io_bit_gpio3_io_bit2>,
73+
<&iomuxc_sd2_data0_gpio_io_bit_gpio3_io_bit3>,
74+
<&iomuxc_sd2_data1_gpio_io_bit_gpio3_io_bit4>,
75+
<&iomuxc_sd2_data2_gpio_io_bit_gpio3_io_bit5>,
76+
<&iomuxc_sd2_data3_gpio_io_bit_gpio3_io_bit6>,
77+
<&iomuxc_sd2_reset_b_gpio_io_bit_gpio3_io_bit7>,
78+
<&iomuxc_sd1_clk_gpio_io_bit_gpio3_io_bit8>,
79+
<&iomuxc_sd1_cmd_gpio_io_bit_gpio3_io_bit9>,
80+
<&iomuxc_sd1_data0_gpio_io_bit_gpio3_io_bit10>,
81+
<&iomuxc_sd1_data1_gpio_io_bit_gpio3_io_bit11>,
82+
<&iomuxc_sd1_data2_gpio_io_bit_gpio3_io_bit12>,
83+
<&iomuxc_sd1_data3_gpio_io_bit_gpio3_io_bit13>,
84+
<&iomuxc_sd1_data4_gpio_io_bit_gpio3_io_bit14>,
85+
<&iomuxc_sd1_data5_gpio_io_bit_gpio3_io_bit15>,
86+
<&iomuxc_sd1_data6_gpio_io_bit_gpio3_io_bit16>,
87+
<&iomuxc_sd1_data7_gpio_io_bit_gpio3_io_bit17>,
88+
<&iomuxc_sd1_strobe_gpio_io_bit_gpio3_io_bit18>,
89+
<&iomuxc_sd2_vselect_gpio_io_bit_gpio3_io_bit19>,
90+
<&iomuxc_sd3_clk_gpio_io_bit_gpio3_io_bit20>,
91+
<&iomuxc_sd3_cmd_gpio_io_bit_gpio3_io_bit21>,
92+
<&iomuxc_sd3_data0_gpio_io_bit_gpio3_io_bit22>,
93+
<&iomuxc_sd3_data1_gpio_io_bit_gpio3_io_bit23>,
94+
<&iomuxc_sd3_data2_gpio_io_bit_gpio3_io_bit24>,
95+
<&iomuxc_sd3_data3_gpio_io_bit_gpio3_io_bit25>,
96+
<&iomuxc_ccm_clko1_gpio_io_bit_gpio3_io_bit26>,
97+
<&iomuxc_ccm_clko2_gpio_io_bit_gpio3_io_bit27>,
98+
<&iomuxc_dap_tdi_gpio_io_bit_gpio3_io_bit28>,
99+
<&iomuxc_dap_tms_swdio_gpio_io_bit_gpio3_io_bit29>,
100+
<&iomuxc_dap_tclk_swclk_gpio_io_bit_gpio3_io_bit30>,
101+
<&iomuxc_dap_tdo_traceswo_gpio_io_bit_gpio3_io_bit31>;
102+
};
103+
104+
&gpio4{
105+
pinmux = <&iomuxc_enet1_mdc_gpio_io_bit_gpio4_io_bit0>,
106+
<&iomuxc_enet1_mdio_gpio_io_bit_gpio4_io_bit1>,
107+
<&iomuxc_enet1_td3_gpio_io_bit_gpio4_io_bit2>,
108+
<&iomuxc_enet1_td2_gpio_io_bit_gpio4_io_bit3>,
109+
<&iomuxc_enet1_td1_gpio_io_bit_gpio4_io_bit4>,
110+
<&iomuxc_enet1_td0_gpio_io_bit_gpio4_io_bit5>,
111+
<&iomuxc_enet1_tx_ctl_gpio_io_bit_gpio4_io_bit6>,
112+
<&iomuxc_enet1_txc_gpio_io_bit_gpio4_io_bit7>,
113+
<&iomuxc_enet1_rx_ctl_gpio_io_bit_gpio4_io_bit8>,
114+
<&iomuxc_enet1_rxc_gpio_io_bit_gpio4_io_bit9>,
115+
<&iomuxc_enet1_rd0_gpio_io_bit_gpio4_io_bit10>,
116+
<&iomuxc_enet1_rd1_gpio_io_bit_gpio4_io_bit11>,
117+
<&iomuxc_enet1_rd2_gpio_io_bit_gpio4_io_bit12>,
118+
<&iomuxc_enet1_rd3_gpio_io_bit_gpio4_io_bit13>,
119+
<&iomuxc_enet2_mdc_gpio_io_bit_gpio4_io_bit14>,
120+
<&iomuxc_enet2_mdio_gpio_io_bit_gpio4_io_bit15>,
121+
<&iomuxc_enet2_td3_gpio_io_bit_gpio4_io_bit16>,
122+
<&iomuxc_enet2_td2_gpio_io_bit_gpio4_io_bit17>,
123+
<&iomuxc_enet2_td1_gpio_io_bit_gpio4_io_bit18>,
124+
<&iomuxc_enet2_td0_gpio_io_bit_gpio4_io_bit19>,
125+
<&iomuxc_enet2_tx_ctl_gpio_io_bit_gpio4_io_bit20>,
126+
<&iomuxc_enet2_txc_gpio_io_bit_gpio4_io_bit21>,
127+
<&iomuxc_enet2_rx_ctl_gpio_io_bit_gpio4_io_bit22>,
128+
<&iomuxc_enet2_rxc_gpio_io_bit_gpio4_io_bit23>,
129+
<&iomuxc_enet2_rd0_gpio_io_bit_gpio4_io_bit24>,
130+
<&iomuxc_enet2_rd1_gpio_io_bit_gpio4_io_bit25>,
131+
<&iomuxc_enet2_rd2_gpio_io_bit_gpio4_io_bit26>,
132+
<&iomuxc_enet2_rd3_gpio_io_bit_gpio4_io_bit27>,
133+
<&iomuxc_ccm_clko3_gpio_io_bit_gpio4_io_bit28>,
134+
<&iomuxc_ccm_clko4_gpio_io_bit_gpio4_io_bit29>;
135+
};
136+
137+
&gpio5{
138+
pinmux = <&iomuxc_xspi1_data0_gpio_io_bit_gpio5_io_bit0>,
139+
<&iomuxc_xspi1_data1_gpio_io_bit_gpio5_io_bit1>,
140+
<&iomuxc_xspi1_data2_gpio_io_bit_gpio5_io_bit2>,
141+
<&iomuxc_xspi1_data3_gpio_io_bit_gpio5_io_bit3>,
142+
<&iomuxc_xspi1_data4_gpio_io_bit_gpio5_io_bit4>,
143+
<&iomuxc_xspi1_data5_gpio_io_bit_gpio5_io_bit5>,
144+
<&iomuxc_xspi1_data6_gpio_io_bit_gpio5_io_bit6>,
145+
<&iomuxc_xspi1_data7_gpio_io_bit_gpio5_io_bit7>,
146+
<&iomuxc_xspi1_dqs_gpio_io_bit_gpio5_io_bit8>,
147+
<&iomuxc_xspi1_sclk_gpio_io_bit_gpio5_io_bit9>,
148+
<&iomuxc_xspi1_ss0_b_gpio_io_bit_gpio5_io_bit10>,
149+
<&iomuxc_xspi1_ss1_b_gpio_io_bit_gpio5_io_bit11>,
150+
<&iomuxc_gpio_io32_gpio_io_bit_gpio5_io_bit12>,
151+
<&iomuxc_gpio_io33_gpio_io_bit_gpio5_io_bit13>,
152+
<&iomuxc_gpio_io34_gpio_io_bit_gpio5_io_bit14>,
153+
<&iomuxc_gpio_io35_gpio_io_bit_gpio5_io_bit15>,
154+
<&iomuxc_gpio_io36_gpio_io_bit_gpio5_io_bit16>,
155+
<&iomuxc_gpio_io37_gpio_io_bit_gpio5_io_bit17>;
156+
};

‎dts/arm64/nxp/nxp_mimx95_a55.dtsi‎

Lines changed: 2 additions & 149 deletions
Original file line numberDiff line numberDiff line change
@@ -4,6 +4,8 @@
44
* SPDX-License-Identifier: Apache-2.0
55
*/
66

7+
/* Common SoC nodes for i.MX 95 15x15 and i.MX 95 19x19 */
8+
79
#include <mem.h>
810
#include <freq.h>
911
#include <arm64/armv8-a.dtsi>
@@ -469,152 +471,3 @@
469471
status = "disabled";
470472
};
471473
};
472-
473-
/*
474-
* GPIO pinmux options. These options define the pinmux settings
475-
* for GPIO ports on the package, so that the GPIO driver can
476-
* select GPIO mux options during GPIO configuration.
477-
*/
478-
479-
&gpio1{
480-
pinmux = <&iomuxc_i2c1_scl_gpio_io_bit_gpio1_io_bit0>,
481-
<&iomuxc_i2c1_sda_gpio_io_bit_gpio1_io_bit1>,
482-
<&iomuxc_i2c2_scl_gpio_io_bit_gpio1_io_bit2>,
483-
<&iomuxc_i2c2_sda_gpio_io_bit_gpio1_io_bit3>,
484-
<&iomuxc_uart1_rxd_gpio_io_bit_gpio1_io_bit4>,
485-
<&iomuxc_uart1_txd_gpio_io_bit_gpio1_io_bit5>,
486-
<&iomuxc_uart2_rxd_gpio_io_bit_gpio1_io_bit6>,
487-
<&iomuxc_uart2_txd_gpio_io_bit_gpio1_io_bit7>,
488-
<&iomuxc_pdm_clk_gpio_io_bit_gpio1_io_bit8>,
489-
<&iomuxc_pdm_bit_stream0_gpio_io_bit_gpio1_io_bit9>,
490-
<&iomuxc_pdm_bit_stream1_gpio_io_bit_gpio1_io_bit10>,
491-
<&iomuxc_sai1_txfs_gpio_io_bit_gpio1_io_bit11>,
492-
<&iomuxc_sai1_txc_gpio_io_bit_gpio1_io_bit12>,
493-
<&iomuxc_sai1_txd0_gpio_io_bit_gpio1_io_bit13>,
494-
<&iomuxc_sai1_rxd0_gpio_io_bit_gpio1_io_bit14>,
495-
<&iomuxc_wdog_any_gpio_io_bit_gpio1_io_bit15>;
496-
};
497-
498-
&gpio2{
499-
pinmux = <&iomuxc_gpio_io00_gpio_io_bit_gpio2_io_bit0>,
500-
<&iomuxc_gpio_io01_gpio_io_bit_gpio2_io_bit1>,
501-
<&iomuxc_gpio_io02_gpio_io_bit_gpio2_io_bit2>,
502-
<&iomuxc_gpio_io03_gpio_io_bit_gpio2_io_bit3>,
503-
<&iomuxc_gpio_io04_gpio_io_bit_gpio2_io_bit4>,
504-
<&iomuxc_gpio_io05_gpio_io_bit_gpio2_io_bit5>,
505-
<&iomuxc_gpio_io06_gpio_io_bit_gpio2_io_bit6>,
506-
<&iomuxc_gpio_io07_gpio_io_bit_gpio2_io_bit7>,
507-
<&iomuxc_gpio_io08_gpio_io_bit_gpio2_io_bit8>,
508-
<&iomuxc_gpio_io09_gpio_io_bit_gpio2_io_bit9>,
509-
<&iomuxc_gpio_io10_gpio_io_bit_gpio2_io_bit10>,
510-
<&iomuxc_gpio_io11_gpio_io_bit_gpio2_io_bit11>,
511-
<&iomuxc_gpio_io12_gpio_io_bit_gpio2_io_bit12>,
512-
<&iomuxc_gpio_io13_gpio_io_bit_gpio2_io_bit13>,
513-
<&iomuxc_gpio_io14_gpio_io_bit_gpio2_io_bit14>,
514-
<&iomuxc_gpio_io15_gpio_io_bit_gpio2_io_bit15>,
515-
<&iomuxc_gpio_io16_gpio_io_bit_gpio2_io_bit16>,
516-
<&iomuxc_gpio_io17_gpio_io_bit_gpio2_io_bit17>,
517-
<&iomuxc_gpio_io18_gpio_io_bit_gpio2_io_bit18>,
518-
<&iomuxc_gpio_io19_gpio_io_bit_gpio2_io_bit19>,
519-
<&iomuxc_gpio_io20_gpio_io_bit_gpio2_io_bit20>,
520-
<&iomuxc_gpio_io21_gpio_io_bit_gpio2_io_bit21>,
521-
<&iomuxc_gpio_io22_gpio_io_bit_gpio2_io_bit22>,
522-
<&iomuxc_gpio_io23_gpio_io_bit_gpio2_io_bit23>,
523-
<&iomuxc_gpio_io24_gpio_io_bit_gpio2_io_bit24>,
524-
<&iomuxc_gpio_io25_gpio_io_bit_gpio2_io_bit25>,
525-
<&iomuxc_gpio_io26_gpio_io_bit_gpio2_io_bit26>,
526-
<&iomuxc_gpio_io27_gpio_io_bit_gpio2_io_bit27>,
527-
<&iomuxc_gpio_io28_gpio_io_bit_gpio2_io_bit28>,
528-
<&iomuxc_gpio_io29_gpio_io_bit_gpio2_io_bit29>,
529-
<&iomuxc_gpio_io30_gpio_io_bit_gpio2_io_bit30>,
530-
<&iomuxc_gpio_io31_gpio_io_bit_gpio2_io_bit31>;
531-
};
532-
533-
&gpio3{
534-
pinmux = <&iomuxc_sd2_cd_b_gpio_io_bit_gpio3_io_bit0>,
535-
<&iomuxc_sd2_clk_gpio_io_bit_gpio3_io_bit1>,
536-
<&iomuxc_sd2_cmd_gpio_io_bit_gpio3_io_bit2>,
537-
<&iomuxc_sd2_data0_gpio_io_bit_gpio3_io_bit3>,
538-
<&iomuxc_sd2_data1_gpio_io_bit_gpio3_io_bit4>,
539-
<&iomuxc_sd2_data2_gpio_io_bit_gpio3_io_bit5>,
540-
<&iomuxc_sd2_data3_gpio_io_bit_gpio3_io_bit6>,
541-
<&iomuxc_sd2_reset_b_gpio_io_bit_gpio3_io_bit7>,
542-
<&iomuxc_sd1_clk_gpio_io_bit_gpio3_io_bit8>,
543-
<&iomuxc_sd1_cmd_gpio_io_bit_gpio3_io_bit9>,
544-
<&iomuxc_sd1_data0_gpio_io_bit_gpio3_io_bit10>,
545-
<&iomuxc_sd1_data1_gpio_io_bit_gpio3_io_bit11>,
546-
<&iomuxc_sd1_data2_gpio_io_bit_gpio3_io_bit12>,
547-
<&iomuxc_sd1_data3_gpio_io_bit_gpio3_io_bit13>,
548-
<&iomuxc_sd1_data4_gpio_io_bit_gpio3_io_bit14>,
549-
<&iomuxc_sd1_data5_gpio_io_bit_gpio3_io_bit15>,
550-
<&iomuxc_sd1_data6_gpio_io_bit_gpio3_io_bit16>,
551-
<&iomuxc_sd1_data7_gpio_io_bit_gpio3_io_bit17>,
552-
<&iomuxc_sd1_strobe_gpio_io_bit_gpio3_io_bit18>,
553-
<&iomuxc_sd2_vselect_gpio_io_bit_gpio3_io_bit19>,
554-
<&iomuxc_sd3_clk_gpio_io_bit_gpio3_io_bit20>,
555-
<&iomuxc_sd3_cmd_gpio_io_bit_gpio3_io_bit21>,
556-
<&iomuxc_sd3_data0_gpio_io_bit_gpio3_io_bit22>,
557-
<&iomuxc_sd3_data1_gpio_io_bit_gpio3_io_bit23>,
558-
<&iomuxc_sd3_data2_gpio_io_bit_gpio3_io_bit24>,
559-
<&iomuxc_sd3_data3_gpio_io_bit_gpio3_io_bit25>,
560-
<&iomuxc_ccm_clko1_gpio_io_bit_gpio3_io_bit26>,
561-
<&iomuxc_ccm_clko2_gpio_io_bit_gpio3_io_bit27>,
562-
<&iomuxc_dap_tdi_gpio_io_bit_gpio3_io_bit28>,
563-
<&iomuxc_dap_tms_swdio_gpio_io_bit_gpio3_io_bit29>,
564-
<&iomuxc_dap_tclk_swclk_gpio_io_bit_gpio3_io_bit30>,
565-
<&iomuxc_dap_tdo_traceswo_gpio_io_bit_gpio3_io_bit31>;
566-
};
567-
568-
&gpio4{
569-
pinmux = <&iomuxc_enet1_mdc_gpio_io_bit_gpio4_io_bit0>,
570-
<&iomuxc_enet1_mdio_gpio_io_bit_gpio4_io_bit1>,
571-
<&iomuxc_enet1_td3_gpio_io_bit_gpio4_io_bit2>,
572-
<&iomuxc_enet1_td2_gpio_io_bit_gpio4_io_bit3>,
573-
<&iomuxc_enet1_td1_gpio_io_bit_gpio4_io_bit4>,
574-
<&iomuxc_enet1_td0_gpio_io_bit_gpio4_io_bit5>,
575-
<&iomuxc_enet1_tx_ctl_gpio_io_bit_gpio4_io_bit6>,
576-
<&iomuxc_enet1_txc_gpio_io_bit_gpio4_io_bit7>,
577-
<&iomuxc_enet1_rx_ctl_gpio_io_bit_gpio4_io_bit8>,
578-
<&iomuxc_enet1_rxc_gpio_io_bit_gpio4_io_bit9>,
579-
<&iomuxc_enet1_rd0_gpio_io_bit_gpio4_io_bit10>,
580-
<&iomuxc_enet1_rd1_gpio_io_bit_gpio4_io_bit11>,
581-
<&iomuxc_enet1_rd2_gpio_io_bit_gpio4_io_bit12>,
582-
<&iomuxc_enet1_rd3_gpio_io_bit_gpio4_io_bit13>,
583-
<&iomuxc_enet2_mdc_gpio_io_bit_gpio4_io_bit14>,
584-
<&iomuxc_enet2_mdio_gpio_io_bit_gpio4_io_bit15>,
585-
<&iomuxc_enet2_td3_gpio_io_bit_gpio4_io_bit16>,
586-
<&iomuxc_enet2_td2_gpio_io_bit_gpio4_io_bit17>,
587-
<&iomuxc_enet2_td1_gpio_io_bit_gpio4_io_bit18>,
588-
<&iomuxc_enet2_td0_gpio_io_bit_gpio4_io_bit19>,
589-
<&iomuxc_enet2_tx_ctl_gpio_io_bit_gpio4_io_bit20>,
590-
<&iomuxc_enet2_txc_gpio_io_bit_gpio4_io_bit21>,
591-
<&iomuxc_enet2_rx_ctl_gpio_io_bit_gpio4_io_bit22>,
592-
<&iomuxc_enet2_rxc_gpio_io_bit_gpio4_io_bit23>,
593-
<&iomuxc_enet2_rd0_gpio_io_bit_gpio4_io_bit24>,
594-
<&iomuxc_enet2_rd1_gpio_io_bit_gpio4_io_bit25>,
595-
<&iomuxc_enet2_rd2_gpio_io_bit_gpio4_io_bit26>,
596-
<&iomuxc_enet2_rd3_gpio_io_bit_gpio4_io_bit27>,
597-
<&iomuxc_ccm_clko3_gpio_io_bit_gpio4_io_bit28>,
598-
<&iomuxc_ccm_clko4_gpio_io_bit_gpio4_io_bit29>;
599-
};
600-
601-
&gpio5{
602-
pinmux = <&iomuxc_xspi1_data0_gpio_io_bit_gpio5_io_bit0>,
603-
<&iomuxc_xspi1_data1_gpio_io_bit_gpio5_io_bit1>,
604-
<&iomuxc_xspi1_data2_gpio_io_bit_gpio5_io_bit2>,
605-
<&iomuxc_xspi1_data3_gpio_io_bit_gpio5_io_bit3>,
606-
<&iomuxc_xspi1_data4_gpio_io_bit_gpio5_io_bit4>,
607-
<&iomuxc_xspi1_data5_gpio_io_bit_gpio5_io_bit5>,
608-
<&iomuxc_xspi1_data6_gpio_io_bit_gpio5_io_bit6>,
609-
<&iomuxc_xspi1_data7_gpio_io_bit_gpio5_io_bit7>,
610-
<&iomuxc_xspi1_dqs_gpio_io_bit_gpio5_io_bit8>,
611-
<&iomuxc_xspi1_sclk_gpio_io_bit_gpio5_io_bit9>,
612-
<&iomuxc_xspi1_ss0_b_gpio_io_bit_gpio5_io_bit10>,
613-
<&iomuxc_xspi1_ss1_b_gpio_io_bit_gpio5_io_bit11>,
614-
<&iomuxc_gpio_io32_gpio_io_bit_gpio5_io_bit12>,
615-
<&iomuxc_gpio_io33_gpio_io_bit_gpio5_io_bit13>,
616-
<&iomuxc_gpio_io34_gpio_io_bit_gpio5_io_bit14>,
617-
<&iomuxc_gpio_io35_gpio_io_bit_gpio5_io_bit15>,
618-
<&iomuxc_gpio_io36_gpio_io_bit_gpio5_io_bit16>,
619-
<&iomuxc_gpio_io37_gpio_io_bit_gpio5_io_bit17>;
620-
};

0 commit comments

Comments
 (0)